Hardware-Realisierung einer FPGA Platine und Implementierung eines Systems zur ADS-B-Dekodierung

Aufgabenstellung in dieser Bachelor-Thesis war es den Aufbau des Projektes Implementierung eines Mode-S/ADS-B Decoders in VHDL in ein eigenständiges und leicht zu bedienendes Gerät zu überführen. Dazu sollten alle Komponenten auf einem Board zusammengeführt und optimiert werden. Damit das Board ohne großen Aufwand in Betrieb genommen werden kann, musste sichergestellt werden, dass das Board selbstständig nach dem Anschließen den Betrieb aufnimmt. Um die Leistung weiter zu erhöhen, sollte die Anzahl der Empfänger erhöht werden. Ziel war daher das Design und die Inbetriebnahme eines FPGA-basierten Boards, das speziell auf den Empfang von ADS-B ausgerichtet ist.

Am Anfang der Bachelorarbeit stand der lauffähige Versuchsaufbau aus dem Projekt Implementierung eines Mode-S/ADS-B Decoders in VHDL zur Verfügung. An dem Blockschaltbild lassen sich jedoch einige Nachteile erkennen.

Von dem PC gehen zwei USB-Kabel und ein RS-232-Kabel zum Versuchsaufbau. Hier besteht Optimierungspotential. Die PS2-Verbindung zwischen dem DE2-Board und dem Empfängerboard ist provisorisch und leidet häufiger unter Kabelbruch. Es gibt in diesem Versuchsaufbau nur einen Empfänger und eine Schnittstelle um die ADS-B Daten zu übertragen. Um den Aufbau in Betrieb zu nehmen, muss jedes mal mit Hilfe der Altera-Software das FPGA konfiguriert werden, was viel Zeit kostet. Diese Umstände wurden mit dem neuen Board beseitigt.

Das fertige Board enthält alle Komponenten, die zum Betrieb nötig sind. Der Kern des Boards ist ein Spartan 6 XC6SLX9 FPGA. Damit dieser sofort nach dem Anschluss die Arbeit aufnehmen kann, ist an ihm ein SPI-Flash-Memory angeschlossen. Die Digitalisierung der ADS-B Signale übernehmen vier austauschbare Komparatoren. Die Komparatoren wiederum werden von dem aufgesteckten Mini-ADS-B Receivern mit einem Signal versorgt. Für die Programmierung des FPGA mit dem PC und für die Übertragung der ADS-B Daten werden zwei Datenleitungen benötigt. Durch den Einsatz eines FTDI FT2232H Chips, können die beiden Kanäle auf ein USB-Kabel zusammen gefasst werden.

Das FPGA-Board bildet die praktisch die Hauptplatine, auf der alle anderen Komponenten gesteckt werden. Es beinhaltet das FPGA, den FTDI-Chip, die Spannungsregler und weitere kleinere Bauteile. Das Board wurde mit Hilfe von EAGLE designt.

Neben dem FPGA-Board wurden noch kleine Platinen füe die Komparatoren und Speicherbausteine desingt.

Neben der neuen Hardware musste auch die VHDL-Beschreibung erweitert werden, um den neuen Anforderungen gerecht zu werden. Neben der Erweiterung auf vier Empfänger und zwei UART-Schnittstellen, wurden ein Bussystem implementiert, der es ermöglicht über die UART-Schnittstelle Einstellungen vor zu nehmen, Daten auszulesen und das SPI-Flash-Memory neu zu beschreiben. Über diese Option können die Einstellungen auch aus der Ferne vorgenommen werden, um z. B. die Komparatorenspannungen neu einzustellen.

Um den Receiver konfigurieren zu können, wurde das Config Tool geschrieben. Damit ist es möglich einzustellen welche Pakete empfangen werden, wie hoch die Schwellspannungen sind und des kann damit das SPI-Flash-Memory neu konfiguriert werden.

Als Ergebnis entstand ein zuverlässiger, leistungsstarker und einfach zu bedienender ADS-B Reveiver. Alle Bauteile sind auf dem FPGA-Board befestigt und provisorische Kabelverbindungen gibt es keine. Das Board ist mit einer angeschlossenen Antenne und einem USB-Kabel betriebsbereit.

Sollten Sie noch Fragen an mich haben, können Sie mich unter folgender e-Mail Adresse erreichen.